PAT-NO:

JP401286361A

DOCUMENT-IDENTIFIER: JP 01286361 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

November 17, 1989

INVENTOR-INFORMATION:

NAME

MATSUMOTO, YASUHIKO

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY

N/A

APPL-NO:

JP63116103

APPL-DATE:

May 12, 1988

INT-CL (IPC): H01L029/72, H01L021/205, H01L021/31, H01L029/78

US-CL-CURRENT: 257/487, 438/365

ABSTRACT:

PURPOSE: To arrange the constitution so that characteristic abnormality such as drop of withstand voltage of a device, etc., may not occur by providing an insulation film formed on the surface of a selected epitaxial layer by a rotary application method.

CONSTITUTION: As is doped to a P type silicon substrate 1 so as to form an N type buried layer 2 and an oxide film 3 is grown at the surface. A window is opened inside the buried layer 2, and a phosphorous doped N type SEG (selective epitaxial growth) area 4 is grown. And an oxide film 5 is grown on the SEG area 4. Next, an insulation film 8 is formed by a rotary application method. Since applied film is formed thick on a **facet** 7 at the corner part of the **SEG** area 4 this way and the entire surface of the **SEG** area 4 is planed, if boron is implanted by an ion implanting method, uniform base 6 is formed. Hereby, even if impurity is implanted by the ion implanting method, an impurity introduced

layer is formed uniformly to the depth direction inside the selective epitaxial layer, therefore drop of withstand voltage does not occur.

COPYRIGHT: (C)1989,JPO&Japio

2/15/06, EAST Version: 2.0.1.4

19日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A) 平1-286361

⑤Int. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)11月17日

H 01 L 29/72

21/205 21/31

8526-5F 7739 - 5 F

-6824--5 F

29/78 301 Z-8422-5F審査請求 未請求

請求項の数 1 (全3頁)

ᡚ発明の名称

半導体装置

@特 頤 昭63-116103

願 昭63(1988)5月12日 22出

@発 明 者 松 本 康彦

東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 願 人

日本電気株式会社

東京都港区芝5丁目33番1号

79代 理 人 弁理士 内 原 晋

棚

発明の名称

半導体装置

特許請求の範囲

半導体基板上の絶縁膜の開口部に選択的に形成 されたエピタキシァル暦表面に回転塗布法で形成 された絶縁膜を設けたことを特徴とする半導体装 置.

発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置に関し、特に選択エピタキ シャル成長領域を有する半導体装置に関する。

〔従来の技術〕

従来の選択エピタキシァル成長(Selective Epi taxial Growth 、以下SEGと記す)領域を有す る半導体装置の一つとして、シリコンのSEG領 娘を有するバイボーラトランジスタがある。

第3図(a)、(b)は従来のトランジスタの ベースまで形成した半導体チップの平面図及びB -B′ 線断面図である。

結晶面が(100)であるP型Si基板1の表 面にAsをドープしてN型の埋込暦2を形成し、 この埋込層2の酸化膜厚が1、0μmになるよう にシリコン酸化膜3を成長させる。塊込周2の内 個に窓開けを行い、この中にだけSiが析出す る成長条件でN型のSEG陌4を成長させる。 SEG領域4の上に酸化膜5を形成した後、イオ ン注入法により、ホウ素を打ち込み熱処理を行 ないベース層6を形成する。さらにエミッタと A』電極を通常の方法を用いて形成する(図示せ ず) .

〔 発明が解決しようとする課題〕

上述したSEG領域を有するバイポーラデバイ スでは、長方形のSEG領域4の辺が<100> 方向を向くように配置されているため、SEG領 城4のコーナー部にファセットと呼ばれる(10 〇)而とは異なる成長面7が現われる。このため、 ベースを形成すると、第3図に見られるように、ファセット7の下のベース層6が埋込層2に近づくため、N型SEG領域4のコレクタと、P型のベース間6の耐圧が低下するという問題がある。 〔課題を解決するための手段〕

本発明の半導体装置は、半導体基板上の絶縁膜の開口部に選択的に形成されたエピタキシェル層表面に回転塗布法で形成された絶縁膜を設けたものである。

〔 実 旋 例 〕

次に、本発明の実施例について図面を参照して説明する。

第1回は本発明の第1の実施例の斯面図である。

P型シリコン基板1にAsをドープしてN型の埋込層2を形成し、表面に酸化膜3を成長させる。埋込層2の内側に窓開けを行い、厚さ1.5μm、抵抗率0.8Ω・cmのリンドープN型SEG(選択エピタキシァル成長)領域4を成長させる。選択エピタキシァル成長は、シリンダータイプの減

ト7上には厚く迄布膜が形成されSEG領域4の表面全体が平坦になるためイオン注入法でホウ素を打込むと均一なベース6が形成できる。

第2図(a)、(b)は本発明の第2の実施例の平面図及び断面図である。

圧エピタキシァル成長装置を用いて下記条件でギなった。

成長温度 900℃

 SiH2Cg2流量
 300SCCM

 HCg
 流量
 500SCCM

(H₂ ベース 50ppm

25 S C C M

H₂ 流量 60SLM

流量

 PH_3

成長時圧力 40Torr

このSEG領域4の上に厚さ200 n n n の酸化形 5 を成長させる。次に、塗布法を用いて絶縁 医手を形成する。本実施例では、シリコン酸化 N を R n S i (〇H) 4-。) が有機 を F に溶解したものを表面に回転塗布した後、熱 の B を 行ない、有機溶剤を 膜中から焼き 和 は したり、 で 務 と焼き が の 過度や、 塗布 的 の 回転 数 で 制 御 することができう。

こうしてSEG領域4のコーナー部のファセッ

Asのイオン注入によってソース・ドレイン領度 14を形成しても、ファセット7の領域でAsか 深く入ることがないので、耐圧は低下しない。 〔発明の効果〕

以上説明したように、本発明は、選択エピタキシャル層表面に回転塗布法で形成した絶様を影けたので、選択エピタキシャル層表面全体が平度になり、イオン注入法で不純物を打込んでも選びエピタキシャル層内の深さ方向に対し不純物導入層が均一に形成されるため、デバイスの耐圧低下等の特性異常は発生しないという効果がある。


図面の簡単な説明


第1図は本発明の第1の実施例の断面図、第2図(a)、(b)は本発明の第2の実施例の平は図及びA-A、線断面図、第3図(a)、(b)は従来のトランジスタのベースまで形成した半線体チップの平面図及びB-B、線断面図である。

1 ··· P 型 S i 基 板 、 2 ··· 埋 込 層 、 3 ··· 酸 化 膜 、 4 ··· S E G 膜 、 5 ··· 酸 化 膜 、 6 ··· ベ ー ス 層 、 7 ··

ファセット、8 ··· 酸化膜、12 ··· ゲート酸化膜、13 ··· ゲート電極、14 ··· ソース・ドレイン領域。

代理人 弁理士 内 原 晋





第 3 図

-311-2/15/06, EAST Version: 2.0.1.4